本文档的主要内容详细介绍的是VHDL层次化文件设计的应用实验说明资料概述。一、 实验目的1. 巩固VHDL层次化文件设计方法2. 培养应用VHDL层次化文件设计法的技能
实验器材
计算机与QuartusII工具软件
实验原理
应用VHDL层次化文件设计法设计一个4位二进制加法器,并通过编译仿真。
实验步骤
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !