通过静态时序分析验证设计的正确性

嵌入式数据库中的变更数据捕获

数字示波器的触发器如何使用？

FPGA设计的八个技术技巧

Problem 80-89（触发器和锁存器（1））

FPGA——LUT/FDRE/FDCE/FDSE/FDPE

如果在FPGA设计中不允许latch中现，又如何避免呢？

RISC-V是什么 数字电路设计中的时序问题

电路设计常见的八个误区

高精度多通道PXIe系统实现更高效的风洞测试

语音UI的基本原则

异步计数器的主要类型

X态产生的原因主要分为哪几种情况

由555定时器构建的施密特触发器

请问一下$err故障变量该如何使用呢?

Verilog中clk为什么要用posedge，而不用negedge

QuarusⅡ工具时序分析结果

可编程逻辑电路设计之时序与功耗分析工具

触发器的种类与触发方式

计数器的类型及其工作原理