UVM手把手教程系列（二）Phase机制简单介绍

SystemC TLM中的接口

SoC电子系统级设计OSCI TLM抽象模型

TLM抽象模型介绍

软硬件协同仿真原理及主要组成部分概述

UVM设计模式之观察者模式解读

UVM环境debug的正确开启方式

数字IC验证之基本的TLM通信

UVM中基于SOCKET通信的TLM2.0介绍

uvm中的Scoreboards介绍

介绍从一组可重用的验证组件中构建测试平台所需的步骤

UVM driver和sequencer的通信

谈谈Verilog/System Verilog和C的几种交互模式

创建agent的步骤

创建UVM Driver

创建UVM Driver的步骤

层次化的UVM TLM连接

UVM Transaction-Level验证组件

深度剖析UVM中的Analysis port

在UVM中component之间如何通信呢？