搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114220
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
Systemverilog event的示例
2022-10-17
2201阅读
SpinalHDL中Bundle数据类型的转换
2022-10-17
1947阅读
FPGA流水灯的设计流程
2022-10-13
2020阅读
FPGA编程三大范例
2022-10-12
1488阅读
基本逻辑电路、时序电路、组合电路设计
2022-10-10
2248阅读
一文浅析case、casex、casez区别
2022-09-30
5092阅读
浅谈SystemVerilog中的数据类型转换
2022-09-28
6034阅读
讲解SystemVerilog中对于process的多种控制方式
2022-09-26
2041阅读
systemverilog bins是如何去定义的
2022-09-26
2177阅读
VHDL和Verilog中数组定义、初始化、赋值方法
2022-09-23
1.3w阅读
X态产生的原因主要分为哪几种情况
2022-09-21
7300阅读
推荐一款网页版的Verilog代码编辑仿真验证平台
2022-09-19
1.3w阅读
关于HDLBits的Verilog实现
2022-09-16
2411阅读
简单介绍一下时序和组合逻辑的一些知识
2022-09-16
3053阅读
Verilog程序编写规范
2022-09-15
4749阅读
使用Verilog/SystemVerilog硬件描述语言 (HDL) 练习数字硬件设计
2022-09-15
2730阅读
数字芯片中的verilog代码描述
2022-09-14
1609阅读
浅析标准的Verilog对语句有两种分组方式
2022-09-14
1247阅读
SystemVerilog中对于process的多种控制方式
2022-09-14
1763阅读
利用同步fifo实现对输入序列的检测
2022-09-14
1583阅读
上一页
23
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
STC12C5A60S2
UHD
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
