×

FPGA器件的仿真验证和设计约束与时序分析及状态机设计技巧详细说明

消耗积分:0 | 格式:rar | 大小:1.38 MB | 2021-01-20

分享资料个

　　仿真（ Simulation）即利用软件方法，对所设计的系统进行功能及时序验证的过程。它是设计项目成功与否的关键，设计的大部分时间均被用于仿真。通常，硬件系统的仿真分为两种，即功能仿真和时序仿真，或称为前仿真和后仿真。FPGA/CPLD常用的仿真软件包括 Mentor公司的 Modelsim、Adec公司的 Active-HDL、 Cadence公司的NC-Veog和NC=WHDL、 Synopsys公司的VCS/SS及 FPGA/CPLD厂商的集成开发环境中自带的仿真工具，如 Altera Quartus中集成的仿真软件等

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !