资料下载
×
时序分析和时序约束的基本概念详细说明
消耗积分:0 |
格式:rar |
大小:0.38 MB |
2021-01-08
分享资料个
时序分析时FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。
1. 时钟相关
时钟的时序特性主要分为抖动（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Distortion）3点。对于低速设计，基本不用考虑这些特征；对于高速设计，由于时钟本身的原因造成的时序问题很普遍，因此必须关注。
1. 时钟抖动 （clock jitter）
理想的时钟信号应该是理想的方波，但是现实中的时钟的边沿变化不可能是瞬变的，它有个 从低到高 / 从高到低 的变化过程，如图1所示。
常见的抖动参数有3种：
周期抖动（Period Jitter）：
周期抖动率（Period Jitter）测量时钟输出传输偏离其理想位置的最大偏离。Period Jitter代表周期差抖动的上下边界。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
