资料下载
×
数字芯片设计流程之verilog设计
消耗积分:0 |
格式:pdf |
大小:348.66KB |
2021-11-05
分享资料个
数字芯片设计流程：功能验证之前与工艺库没多大联系，验证芯片设计的功能是否正确，针对抽象的代码进行功能验证理想值。一致性验证确保生成的网表和代码设计功能一致；DFT之后是数字后端。静态时序分析，从逻辑综合开始拿给后端，确保每一个阶段没有问题。后仿真，证明加入延迟后功能是否正确。一、verilog设计可综合语句四大关键字：always、if-else、assign、case1、if-else通常被逻辑综合工具映射为多路选择器Multiplex。重构if-else映射硬件.
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
