很多进入FPGA世界不久得朋友,第一个要学习当然是HDL语言,在网上流行的有Verilog和VDL这两个HDL语言。如果读者是 VDL HDL语言的爱好者,那么读者以立即把这本笔记关了。在笔者的眼中VDL太石板了,好像带着三角眼睛的中年女老师,对男学生都要求和尚头:对女生的裙字一定要长裙,这就是VDL给笔者的印象笔者不是说它不好,只是笔者嫌它麻烦而已。反之 Verilog却像是一个活泼而且爱捣蛋的小男孩,我们知道小男孩的思想很简单却很俏皮,我们要很难捉拿它。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部1条评论
快来发表一下你的评论吧 !