资料下载
×
FPGA设计中的时序分析及异步设计注意事项
消耗积分:0 |
格式:rar |
大小:115 KB |
2011-05-27
分享资料个
建立时间（setup time）：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；
保持时间（hold time）：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
xy31554406 2013-02-01
0 回复 举报特别感动楼主分享！ 收起回复
-
yangtao19910121
2011-07-28
0 回复 举报特别感谢楼主 收起回复
- 相关下载
- 相关文章
