×

多相位数字延迟锁相环研究与设计

消耗积分:0 | 格式:pdf | 大小:2.04 MB | 2011-12-28

分享资料个

 

时钟信号是数字电路中的关键信号，它在模块间传递的延时及相位偏移是衡量时钟分布质量好坏的重要指标。随着工艺尺寸的不断缩小，集成电路正朝着片上系统的方向发展，芯片面积也不断增加，然而芯片内部各模块间的互连延迟往往导致信号延迟的积累，并引起严重的时序错误，甚至导致电路功能异常。为了消除芯片内部各模块间的时钟延时，减小时钟相位偏移，本文设计了一种低功耗、易实现的数字锁相环。采用数字方式实现的延迟单元计数电路和延迟补偿调整电路，代替了传统DLL中用模拟方式实现的环路滤波器和压控延迟链，并配合特定的控制逻辑电路，完成了时钟延迟补偿。在输入时钟频率不变的情况下，只需一次调节即可实现输入输出时钟同步，锁定时间短，噪声不会积累，抗干扰性好。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !