资料下载
×
DDS+PLL可编程全数字锁相环设计
消耗积分:2 |
格式:pdf |
大小:未知 |
2023-11-09
分享资料个
在现代数字通信中, 数据传输中一个很重要的问题就是同步问题。而同步系统中的核心技 术就是锁相环。锁相环有模拟锁相环、模拟ö数字混合环、全数字锁相环等。前二种环路都要采 用压控振荡器V CO , 利用V CO 输出本地参考频率。由于V CO 采用模拟电路, 这将带来元件 饱和、直流漂移、非线性等问题。因此, 全数字锁相环得到了越来越广泛的应用。
本文介绍一种 DD S(D irect D igital Syn thesizer) 与 PLL (Phase L ocked L oop ) 技术相结合, 采用大规模集成电 路 EPLD 芯片实现的全数字锁相环, 用这种全数字锁相环实现的 PSK 解调器ö码同步器已应 用于航天遥测技术中, 它具有数字化、高精度、高分辨率、高可靠性、小型化等优点。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
