资料下载
×
全加器译码器及显示电路实验
消耗积分:2 |
格式:doc |
大小:322 KB |
2012-07-16
11
分享资料个
实验五 全加器、译码器及数码显示电路
一、实验目的
1、掌握全加器逻辑功能，熟悉集成加法器功能及其使用方法。
2、掌握用七段译码器和七段数码管显示十进制数的方法。
3、掌握中规模集成电路译码的工作原理及其逻辑功能。
二、实验任务
1、用基本逻辑门设计一位全加器电路。
2、用74LS283设计一个码制转换电路，并完成译码显示功能。
3、用3线-8线译码器74LS138设计一位全加器电路。
4、用Multisim8进行仿真，并在实验仪器上实现。
三、实验原理
1、全加器
全加器是一种由被加数、加数和来自低位的进位数三者相加的运算器。基本功能是实现二进制加法。
全加器的功能表见表3.5.1。
输 入 输 出 输 入 输 出
逻辑表达式：
目前普遍应用的全加器的集成电路是74LS283，它是由超前进位电路构成的快速进位的4位全加器电路，可实现两个四位二进制的全加。其集成芯片引脚图如图3.5.1所示。加进位输入C0和进位输出CO主要用来扩大加法器字长，作为组间行波进位之用。由于它采用超前进位方式，所以进位传送速度快，主要用于高速数字计算机、数据处理及控制系统。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
