VHDL语言主要是对设计对象进行描述
寄存器,逻辑模块,芯片,印制板,系统
数字系统的哪些方面需要我们描述
接口:设计实体对外部的连接关系
功能:设计实体所进行的操作
接口是全部端口(port)的集合
Port是一种新的编程对象:信号
Port具有类型定义,如bit
Port具有工作模式定义:in, out, inout (双向)
VHDL支持四种基本的对象类型:变量(variable),常量(constant),信号( signal)和文件(file)
变量和常量类型
和传统的编程语言定义一致
信号类型是针对数字系统的描述而定义的
与变量类型的区别在于信号值是与时间相联系的
信号的内部表示是一个时间-值的序列!(该序列常被称为信号的驱动序列)
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !