×

串并转换VHDL代码

消耗积分:10 | 格式:rar | 大小:333 | 2008-05-20

分享资料个

通过多通道串-并转换器将多个同步串行数据流转换为并行数据 xilinx提供

Synthesis
 1. Launch synplify
 2. Correct the source file pathname in the encoder_1553.prj
 3. Open project /1553_enc_dec/synthesis/EC/synplify/encoder_1553.prj
 4. Click [Run]

Place and Route
 1. Launch ispLEVER
 2. Open project "/1553_enc_dec/par/EC/encoder_1553.syn"
 3. Click "Place and Route Trace Report" on right pannel 

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(8)
发评论
別拿ωō汧杺 2021-09-14
0 回复 举报
感谢分享。正在学习cpld 收起回复
wdcvgy123459 2018-09-12
0 回复 举报
感谢分享！ 收起回复
全部评论

下载排行榜

全部8条评论

快来发表一下你的评论吧 !