资料下载
×
CDCL1810 1.8V 10路输出高性能时钟分配器数据表
消耗积分:0 |
格式:pdf |
大小:1.42MB |
2024-08-22
李晓鹏
分享资料个
CDCL1810是一款高性能时钟分配器。可编程分频器PO和P1为输出频率与输入频率之比提供了高度的灵活性:Four = FiN/P，其中:P (P0，P1) = 1，2，4，5，8，10，16，20，32，40，80。cdcl 1810支持一个差分LVDS时钟输入和总共10个差分CML输出。如果交流耦合，CML输出与LVDS接收机兼容。所有器件设置均可通过ada/SCL串行双线接口进行编程。串行接口只能承受1.8V电压。一个输出组相对于另一个输出组的相位可以通过SDA/SCL接口进行调整。对于5的倍数的后分频比(P0，P1)，相位调整步长总数(n)等于分频比除以5。对于不是5的倍数的后分频比(P0，P1)，总级数(n)与后分频比相同。以时间单位表示的相位调整步长(Ao)为:Ap = 1/(n×4)，其中4为相应的输出频率。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
