×

CDCL1810A 1.8V、10 输出高性能时钟分配器数据表

消耗积分:0 | 格式:pdf | 大小:1.59MB | 2024-08-23

385288

分享资料个

CDCL1810A是一款高性能时钟分配器。可编程分频器（P0和P1）为输出输入频率比的设置提供了较高的灵活性：Four=FiN/P，其中P(P0或P1)=1、2、4、5、8、10、16、20、32、40、80。CDCL1810A支持1个差分LVDS时钟输入以及总共10个差分CML输出。CML输出为交流耦合时，可兼容LVDS接收器。在认真遵守输入电压摆幅和共模电压限制的情况下，CDCL1810A可支持引脚配置和功能中概述的单端时钟输入。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !