×

FPGA电源时序控制

消耗积分:0 | 格式:pdf | 大小:771.56KB | 2024-08-26

笑过就走

分享资料个

使用现场可编程门阵列(FPGA)进行设计时，电源时序是需要考虑的一个重要方面。通常，FPGA供应商会指定电源时序要求，因为一个FPGA可能需要3到10个以上的供电轨。通过遵循推荐的电源顺序，可以避免启动过程中过大的电流消耗，从而防止器件损坏。可以通过多种方式完成系统中电源的排序。本文详细阐述了可以根据系统所需的复杂程度来实现的排序解决方案。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !