基于SHA-1算法的硬件设计及实现（FPGA实现）

　　SHA-1（Secure Hash Algorithm）是一种非常流行的安全散列算法，为了满足各种应用对SHA-1算法计算速度的需要，该文围绕Hash 函数，基于本课题组的密文取情平台，对SHA-1算法进行深入研究，面向Xilinx K7 410T FPGA 芯片设计SHA-1算法实现结构，完成SHA-1算法编程，进行测试和后续应用。该算法在FPGA 上实现，可以实现3.2G bit/s的吞吐率，最大时钟频率为95 MHZ。仿真结果表明，与其它硬件设计相比，该算法在不影响原算法的安全的基础上可以获得更高的运行速度和吞吐量。