×

基于AXI总线的RapidIO端口控制器IP核的设计方法

消耗积分:0 | 格式:rar | 大小:0.84 MB | 2017-11-01

分享资料个

　　现代数字信号处理技术的发展，要求系统高速并实时传输大量数据，这对传输数据总线提出了更高的要求。Rapidl0这种高速串行总线具有带宽高、延时低的特点，为嵌入式系统内部互联通信提供了良好的解决方案。另一方面，高速串行总线的应用又对数据存储提出了更高的要求，如何更高效实时的进行数据存储成为了新的研究方向。固态存储这种完全采用半导体芯片作为数据存储介质和读取机构的存储形式，摒弃了磁盘物理和机械特性的缺陷。基于此，本设计采用Rapidl0总线结构和mSATA固态硬盘，提出了一种基于VPX标准的存储模块设计方案。

基于AXI总线的RapidIO端口控制器IP核的设计方法

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !