随着芯片规模的增大,低功耗不仅是在功能与性能方面对设计者的挑战越来越大,同时对于测试而言,随着SCAN CELL的增多,在SCAN测试时,芯片的功耗也会增大。功耗越大,则芯片的温度升高,导致芯片内部的电性参数发生偏移,扫描链测试失败。这对DFT(Design for Test)以及ATPCJ(Automatic Test Pattern Ceneration)提出了更高的挑战。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !