×

SystemVerilog中的随机化激励

消耗积分:3 | 格式:rar | 大小:435 | 2009-12-14

分享资料个

随着集成电路的验证工作日渐复杂，对验证的可靠性提出了越来越高的要求。传
统的验证工作中也使用随机化激励以便减轻测试代码编写的工作量，以提升验证的可靠性。在SystemVerilog 更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重
要性。本文以VMM 库为例，阐述了如何在SystemVerilog 中使用随机化函数来编写高效率的测试代码，重点介绍了可重用验证函数库的使用方法，以帮助读者理解如何使用
SystemVerilog 高效率地完成复杂的设计验证。
关键字：VMM SystemVerilog 激励随机化
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !