×

Altera JESD204B IP核和TI DAC37J84硬件检查报告

消耗积分:0 | 格式:pdf | 大小:5.87MB | 2024-12-10

王超

分享资料个

Altera JESD204B MegaCore功能是一种高速点对点串行接口知识产权(IP)。JESD204B IP内核已经过多种选定的JESD204B兼容ADC(模数转换器)和DAC(数模转换器)器件的硬件测试。本报告重点介绍JESD204B IP内核与德州仪器(TI)DAC 37j 84转换器评估模块(EVM)的互操作性。以下部分描述了硬件检验方法和测试结果。在此设置中，LMF = 841，收发器通道的数据速率为12.288 Gbps。LMK04828时钟发生器为FPGA提供307.2 MHz器件时钟，为DAC 37j 84器件提供1228.8 MHz器件时钟。LMK04828向DAC和FPGA提供SYSREF脉冲。DAC37J84 EVM上的j21引脚1(sYNC_N _ AB引脚)与HSMC分线板接头引脚3之间通过一根导线相连，将sYNC _ N信号从DAC37J84传输至FPGA 2。FPGA 2充当将syne_n信号传递到FPGA 1的通道。在所有配置中，DAC37J84均以仅链路模式(单链路)工作。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !