资料下载
×
FPGA重要设计思想及工程应用之时序及同
消耗积分:10 |
格式:rar |
大小:732 |
2010-02-09
绝代双骄
分享资料个
FPGA重要设计思想及工程应用之时序及同
在FPGA设计中最好的时钟方案
是: 由专用的全局时钟输入引脚 动单个
主时钟去控制设计项目中的每一个触发
器。同步设计时, 全局时钟输入一般都接
在器件的时钟端, 否则会使其性能受到影
响。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
