×

基于时间约束的FPGA数字水印

消耗积分:0 | 格式:rar | 大小:344 | 2010-06-09

分享资料个

该文提出一种基于时间约束的FPGA数字水印技术，其基本思想是将准备好的水印标记嵌人非关键路径上的时间约束来定制最终的下载比特流文件，同时并不改变设计的原始性能.这一方法能保证水印标记所对应的下载比特流文件的唯一性，从而可对FPGA设计模块的所有权提供强有力的证明.与其他方法相比，该文提出的技术不仅具有零空间开销和低时间开销，而且还有效地提高了信息嵌入量。
关链词: 知识产权，数字水印，现场可编程门阵列，时间约束
下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !