资料下载
SystemView中变速率维特比译码器如何进行程序设计
分享资料个
通信系统仿真软件SystemView中大多数功能模块只能用于固定速率情况，如果要仿真变速率系统，就必须使用该软件的用户编程功能，自行编写变速率模块。本文针对这一问题，用C语言编写并实现了一个变速率维特比译码器，并成功地应用于变速率卫星定位通信系统仿真。
Sys tem V iew是美国Elanix公司研制的一个动态设计、仿真和分析的系统仿真软件，主要用于电路与通信系统的设计和仿真，能满足从数字信号处理、滤波器设计、直到复杂的通信系统等不同层次的设计、仿真要求。
作者 在 用 SystemView对一个卫星定位通信系统的仿真过程中，由于需要仿真多普勒频移，接收到的数据速率是变化的，而SystemView中自带的卷积码译码器只能在固定速率下使用。为此，本文利用SystemView自带的用户编程功能完成了一个用于变速率情况下的卷积码译码器。
卷积编码器由一个N段组成的输人移位寄存器（每段有k级，共Nk位寄存器）、一组n个模2和相加器和一个由n级组成的输出移位寄存器组成。对应于每段k个比特的输人序列，输出n个比特，n个输出比特不但与当前的k个输人比特有关，而且与以前的（N-1） k个输人信息比特有关。整个编码过程可以看成是输人信息序列与由移位寄存器和模2和连接方式所决定的另一个序列的卷积。通常把N称为约束长度，常把卷积码记作（n， k， N），它的编码效率为R=习no （n， k， N）的取值并不是随意的，一般常用的是最大自由距卷积码，很多通信和编码著作中都有论述。
卷积 编 码 的过程可用网络图来表示，以存储器的每种状态为节点，每次输人一个信息比特，存储器的状态都可能为上述状态之一，从上一次的状态变到本次的状态，也有不同的路径，由此形成了一个网格图。以（2， 1， 3）卷积编码器为例，其网络图如图1所示。N取其它值时的最大自由距卷积码（2， 1， N）的网络图与（2， 1， 3）卷积码相类似。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
