数字前中后端都不得不熟练的clock switch设计

浅析异步复位同步释放与同步复位打拍模块

写assertion很痛苦？了解一下SVA Checker Library

set_output_delay的本质是什么？浅谈set_ouput_delay时序

如何在VScode中用AI补全V/SV代码呢？

数字电路设计中的一款强大工具—Verilog编程语言介绍

FPGA时序分析-建立时间和保持时间裕量都是inf怎么解决呢？

浅析Formality形式验证里的案件

静态时序分析是什么 静态时序分析可以检查什么

寄存器的时序要求有哪些？

寄存器是什么 掌握使用寄存器做设计需要注意的事项

时序分析基本概念介绍<generate clock>

通过解剖一个边沿触发器简要说明setup和hold产生原因

总结一下在时序分析中的基本概念及基本术语

怎样通过设置clock group来确认各个时钟之间的关系？

触发器的Tsu,Th,Tco大揭秘

Verilog实现边沿检测的原理

所有的单比特信号跨时钟域都可以用敲两级DFF的办法处理吗？

触发器实现边沿出发是如何实现的？

讲讲Latch的功能？Timing Path如何分析？