资料下载
×
带OPB中央DMA的MCH OPB DDR SDRAM控制器系统的详细说明
消耗积分:0 |
格式:rar |
大小:0.89 MB |
2019-09-12
分享资料个
本应用说明描述了一个参考系统，该系统演示了Microblaze™处理器系统中多通道（MCH）片上外围总线（OPB）双数据速率（DDR）同步DRAM（SDRAM）控制器的使用。MCH OPB DDR SDRAM控制器的两个MCH端口连接到Microblaze处理器的缓存端口。端口配置为xilinx cachelink（xcl）协议，该协议允许处理器高效地访问缓存线。该系统包括opb中央dma控制器，用于生成opb顺序地址（突发）事务。此参考系统提供的软件应用程序测试MCH OPB DDR SDRAM内核处理来自微块处理器的缓存线访问和来自OPB中央DMA控制器的OPB突发事务的能力。mch opb ddr sdram控制器可以在virtex™-ii pro、spartan™-3和virtex-4 fpgas上实现，其板支持ddr sdram。
本应用说明描述如何设置用于缓存的微时隙参数、MCH OPB DDR SDRAM的时钟结构以及来自OPB中央DMA控制器的OPB突发事务的参数。这个参考系统是针对锡林克斯SP305斯巴达-3开发委员会。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
