资料下载
SFF SDR小型软件无线电平台的详细资料介绍
李静
分享资料个
SFF SDR小型软件无线电平台的详细资料介绍
主要优势
小体积便于携带 设备齐全 每个处理器具有嵌入的独立电源监控 从基带到天线的无缝软硬件集成 支持基于模型的设计工具，加速原型验证 集成了故障解决和硬件在回路验证的能力 平台集成了GPP、DSP和FPGA，使得它能够很容易实现一个完整的无线电的各个协议层 容易支持第三方的RF和I/O板卡 可以通过以太网实现远距离访问
关键特点
SFF SDR开发平台具有以下特点：
TI的TMS320DM6446 DSP片上系统（SOC） C64x+ DSP 核， 594 MHz主频 ARM926 核， 297 MHz主频 丰富的外设资源，包括串口、USB、EMAC、DDR2 EMIF以及视频口 Xilinx的Virtex-4 SX35系列FPGA TI公司的ADS5500， 具有125M的采样率， 14bit双通道模数转化 TI公司的DAC5687，具有500M的采样率， 16bit双通道数模转化 可选择的带宽（5MHz到20MHz） 标准接口——允许核其它板卡连接 RF模块能在360MHz至960MHz间工作 可以选择第二个RF模块来实现全双工通信或者覆盖其它的频带 Boot loader存在Flash中，以实现平台的自动运行
TI的TMS320DM6446 DSP SOC 297MHz的ARM926EJ-S RISC CPU 594MHz C64x+ DSP Xilinx的Virtex-4 SX35 FPGA TI的用来实现电源管理的MSP430 MCU 128MB DDR2 SDRAM 128MB NAND flash TI的立体声音频编解码器（8kHz 到48kHz） 10/100Mbps以太网 支持JTAG HMI（LED、按钮和开关） 数据转化模块双通道14bit，125MSPS的输入（TI的ADS5500 ADC） 双通道16bit，500MSPS的输出（TI的DAC5687 DAC） 复合时钟源 两个外部时钟输入（ADC和DAC） 10MHz的板级参考时钟 同步参考时钟输入
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
