资料下载
×
LVDS在FPGA中的使用教程之ALTLVDS TX核外部PLL模式调试
消耗积分:0 |
格式:rar |
大小:0.36 MB |
2020-12-30
分享资料个
lvds连载4博文中，使用的是lvds核调用PLL的方式，这样一组lvds发送端口需要一个PLL，比较浪费资源。其实在使用ALTLVDS核时，还可以使用External PLL（外部pll），使用外部pll，不仅可以节省一个PLL，还可以减少逻辑资源的使用。
下面来说说调用ALTLVDS_TX核时，怎么使用外部PLL。与转载4相同，还是5个通道，每个通道对应7个解串因子，勾上Use external PLL框，后面Frequency/PLL settings不需要设置，从下图资源消耗可以看出，使用外部PLL，相对于调用PLL来说，使用更少的reg（198个）。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
