资料下载
×
时钟设备设计使用 I2C 可编程小数锁相环 (PLL)资料下载
消耗积分:3 |
格式:pdf |
大小:223.74KB |
2021-04-07
张伟
分享资料个
时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM（百万分之一）合成误差的频率。高性能时钟 IC 具有多个时钟输出，用于驱动打印机、扫描仪和路由器等应用系统的子系统，例如处理器、FPGA、数据转换器等。此类复杂系统需要动态更新参考时钟的频率，以实现 PCIe 和以太网等其它诸多协议。
时钟 IC 属于 I2C 从器件，需要主控制器来配置内部 PLL 逻辑，其控制逻辑可以写入微控制器内。作为 I2C 主机，微控制器将配置写入时钟 IC 的内部易失性存储器并控制 PLL。因此，可以通过板上 MCU - IC 组合进行系统时钟频率的动态更新。可编程微控制器为高性能时钟 IC 提供控制逻辑能力，通过减少板载 IC和板上走线使整体设计更加紧凑，并降低最终物料成本。
操作理论
图 1 为高性能时钟设备的基本 PLL 架构。该设计使用比例因子为 PLL 输出端口提供时钟合成。最终输出频率的基本公式为：
fREF 为输入参考晶体频率（在多数应用中通常为 8 MHz 至 48 MHz）。
DIV_R（DIV_R1 和 DIV_R2）是输入频率参考的分频因子。此类分频器名为预分频器。
DIV_N 为小数 N 分频因子。
DIV_O（DIV-O1、DIV-O2、DIV-O3 和 DIV-O4）为输出前的后分频因子。
图 1：简化高性能时钟的 PLL 架构框图
图1中的橙色框图为参数，使用这些参数的方程式为可编程方程式。这些参数可以在出厂时写入时钟设备的非易失性存储器。时钟设备具有内部易失性和非易失性存储器，两个存储器互相复制其内容。非易失性存储器在出厂时已被写入所需配置，在最终应用中，当设备启动电源时，非易失性存储器的内容会被复制到易失性存储器。同时，PLL 产生所需的默认时钟输出。
时钟 IC 的重要特性之一就是通过 I2C 接口实现运行时可编程。通过可编程功能，用户可以更改设备的易失性存储器内容以进行即时更改。只需使用适当的 I2C 指令，就可以通过主控制器实现用户配置文件的即时编程功能。
设备的非易失性存储器还可以存储预定义的多用户配置。用户可以使用频率选择 (Frequency Select, FS) 功能以选择其中一个配置。该 FS - 位为设备中可用的 CMOS 输入引脚。FS 引脚应用 N - 位外部 CMOS 信号，然后内部选择存储在非易失性存储器中的一个配置文件，这个配置文件同样也被复制到了易失性存储器，PLL 则输出不同的信号。
同时，微控制器通过 I2C 提供数据来控制高频时钟。使用微控制器的优点是，它具有不同的通信外设和通信协议，如 I2C、SPI、UART、蓝牙、ZigBee 等，使得系统能够以主从配置将数据传输到其他微控制器，也可以使用一个自定义的应用传输至安卓和 iOS 设备。此外，微控制器还配有各种 IDE 工具用于简化设计。这可以更好地证明使用 I2C 指令来配置 PLL 参数、编写并验证定制应用程序是合适的。
高性能时钟的应用需求
高性能时钟 IC 专为消费者、工业和网络应用而设计。此类时钟 IC 具有多个从不同 PLL 导出的差分输出和单端输出，并且可以通过 I2C 接口实现可编程功能。此外，高性能时钟 IC不仅可以支持 PCI Express (PCIe) 1.0 / 2.0 / 3.0、USB 2.0 / 3.0 和万兆以太网 (GbE）等关键接口标准的参考时钟。还能支持压控晶体振荡器 (VCXO) 和频率选择 (FS)等其他增值功能。
高性能时钟 IC 采用设计实现 I2C 从机模式。因此，需要一个板载 I2C 主机来控制以下可编程功能：
通过 I2C 接口进行系统内编程
通过频率选择 (FS) 引脚更新配置
外部复位操作
压控晶体振荡器 (VCXO) 操作
图 2：微控制器 - 高性能时钟接口电路
微控制器在时钟 IC PLL 控制中的作用
如图 2 所示，将时钟 IC 连接到微控制器电路。时钟 IC 具有内部 PLL 模块，其功能是提供作为固定直流电压的调谐电压 (Vtune) ，而调谐电压将随频段而变化。PLL 模块在输入端接收本地振荡器频率，由内部前置放大器放大信号。另外，预分频器对输入频率进行下变频，并将其作为输入传送至相位比较器。
图 3：PLL 模块的微控制器控制
微控制器通过 I2C 发送数据到可编程分频器。该分频器也接收来自参考振荡器（例如 4 MHz 晶体振荡器）的输入。相位比较器（即相位检测器）通过预分频器接收本地振荡器频率（例如 87.15 MHz），还通过参考分频器和参考振荡器接收微控制器的输入（例如，87.15 MHz）。如果两个输入都匹配，相位比较器将提供 Vtune 调谐电压。一旦本地振荡器频率与微控制器频率数据之间稍有不匹配，都将无法提供调谐电压 (Vtune) 和输出。图 3 所示为完整的框图。
在微控制器的帮助下，PLL 通过调谐本地振荡器频率产生闭环，并在输出端产生调谐电压。调谐电压将从较低频率信道增加到较高频率信道。通过改变预分频器和可编程分频器的值，微控制器可以调整步长。
步长 =（本地振荡器频率/预分频器）X（可编程分频器/参考振荡器）
表 1 所示为部分配置
通过 I2C 接口进行系统内编程
系统内编程可为系统设计实现快速有效的迭代。编程数据序列可通过 SCL 和 SDA 引脚传送到时钟器件，把操作顺序编程至板载微控制器（主设备）中，通过命令和数据在运行时与从机时钟进行交互。
此处为系统示例，其中时钟信号必须以采样率的倍数为准。该时钟频率在 155.52 MHz 和 156.25 MHz 两组频率之间变动。这意味着驱动串行控制器的时钟必须能够在这两个值之间灵活切换。微控制器主设备可以访问并修改写入易失性存储器的 PLL 配置，从而满足这两个频率需求。
通过频率选择 (FS) 引脚更新配置
高性能时钟设备支持包含个性化配置的多个用户配置文件。在 FS 引脚转换方面，高性能时钟器件具有两个时序规格 - 快速切换和慢速切换。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
