资料下载
×
时钟抖动解秘—高速链路时钟抖动规范基础知识
消耗积分:0 |
格式:pdf |
大小:182.73KB |
2022-11-07
挽你何用
分享资料个
本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。
用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。
图 1 通信链路—抖动组件
图 1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ)，如图 1 所示。为了实现可接受的通信效果，必须满足下列条件：
方程式 1
其中：TJSYS 是总抖动，而 1UI 为1个单位时间间隔（1 比特时间）
总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性，进行这种求和时需要特别注意…
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
