资料下载
×
超低抖动时钟发生器如何优化串行链路系统性能
消耗积分:0 |
格式:pdf |
大小:194.39KB |
2022-11-04
elecfans
分享资料个
25千兆以太网 (25GbE) 正在快速发展，并且很多分析人士预计它将在未来4年中呈现指数性的迅速增长。想象一下设计有线网络设备来支持过多标准，以及用最小数据包损失和延迟来快速提升数据速率时的复杂程度！
随着数据速率的增加，链路抖动允许量变得越来越严格。硬件工程师将主要精力放在如何使他们的整个线路卡能够支持最大吞吐量，而为基准时钟产生的随机抖动分配尽可能小的允许量。针对基准时钟，对于一条25GbE的链路（集成范围在12kHz至20MHz之间）来说，可以实现的最大可能均方根 (RMS) 抖动的范围在100fs至300fs之间…
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
