×

高速数模转换器 (DAC) 的建立时间和保持时间揭秘

消耗积分:0 | 格式:pdf | 大小:94.53KB | 2022-11-18

分享资料个

介绍介绍满足高速数模转换器 (DAC) 的数字时序要求对于实现最佳性能至关重要。随着时钟频率的增加，数据接口的设置和保持时间成为系统设计人员的重要关注点。本应用笔记旨在全面解释与 Maxim 高性能转换器解决方案相关的建立和保持时间。满足高速数模转换器 (DAC) 的数字时序要求对于实现最佳性能至关重要。随着时钟频率的增加，数据接口的设置和保持时间成为系统设计人员的重要关注点。本应用笔记旨在全面解释与 Maxim 高性能转换器解决方案相关的建立和保持时间。定义建立时间和保持时间定义建立时间和保持时间建立时间 (t 建立时间 (t SS ) 描述了数据必须处于相对于 DAC 时钟转换的有效逻辑电平的时间点。另一方面，保持时间 (t ) 描述了数据必须处于相对于 DAC 时钟转换的有效逻辑电平的时间点。另一方面，保持时间 (t H ) 指定数据在被设备捕获/采样后何时可以更改。H ) 指定数据在被设备捕获/采样后何时可以更改。图 1图 1显示了参考上升沿时钟信号的建立和保持时间。特定器件时钟信号的有效边沿可以是上升沿/下降沿，也可以是用户可选的，如 MAX5895 16 位、500Msps 内插和调制双通道 DAC，具有 CMOS 输入。显示了参考上升沿时钟信号的建立和保持时间。特定器件时钟信号的有效边沿可以是上升沿/下降沿，也可以是用户可选的，如 MAX5895 16 位、500Msps 内插和调制双通道 DAC，具有 CMOS 输入。图 1. 参考上升沿时钟信号的建立和保持时间。图 1. 参考上升沿时钟信号的建立和保持时间。采用 CMOS 技术设计的数字电路通常在电源轨之间的电压中间切换。因此，时间参考标记位于信号边缘的中点。图 1 中波形的位置展示了这种建立和保持时间的典型条件。请注意，此设置的两个参数均为正值。当设置时间或保持时间的指定值为负时，可能会出现混淆。采用 CMOS 技术设计的数字电路通常在电源轨之间的电压中间切换。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !