该HC4015由两个相同的,独立的,4级串行输入/并行输出寄存器。每个寄存器具有独立的时钟(CP)和复位(MR)输入以及单个串行数据输入。Q“输出可从两个寄存器的四个阶段的每一个。所有寄存器级均为D型主从触发器。逻辑电平目前在数据输入被转移到第一寄存器阶段,并在每一个积极的阶段转移,去时钟过渡。所有级的复位是由复位线上的高电平完成的。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !