这种单片,正边沿触发触发器利用TTL电路来实现一个直接清除(CLR)输入D型触发器逻辑。满足建立时间要求的数据(D)输入端的信息在时钟脉冲的正向沿传输到输出端。时钟触发发生在一个特定的电压电平,并不直接相关的正向脉冲的过渡时间。当时钟(CLK)输入处于高电平或低电平时,D输入信号在输出端没有影响。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !