这种正边沿触发触发器利用TTL电路实现D型触发器逻辑与直接清除(CLR)输入。在数据(D)输入满足设置时间要求的信息被转移到输出上的时钟脉冲的正向沿时钟触发发生在特定的电压电平,并且与正向脉冲的转变时间不直接相关。当时钟(CLK)输入处于高电平或低电平时D输入信号在输出端没有影响。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !