×

COB封装中芯片在基板不同位置的残余应力

消耗积分:3 | 格式:rar | 大小:289 | 2009-07-14

479809

分享资料个

利用硅压阻力学芯片传感器作为原位监测的载体，研究了直接粘贴芯片的封装方式中，芯片在基板上的不同位置对于封装后残余应力的影响以及在热处理过程中残余应力的变化，发现粘贴在基板靠近边的位置和中心位置时应力水平接近，但是靠近基板一角的位置应力较大，而且在热处理过程中应力出现“突跳”和“尖点”。
随着芯片技术的迅猛发展，重量轻、尺寸小的新一代智能电子产品不断问世，对电子封装的封装密度要求也越来越高> 多芯片模式(MCM,Multi-Chip Module)是其中的一种解决方案。它是将两片或两片以上的芯片集成在一起的技术。为了有效地利用基板材料的面积，经常采用COB(Chip on Board)的贴装方式将芯片粘贴在基板的不同位置。由于封装所带来的残余应力将直接影响芯片的性能和使用寿命，所以有必要了解有机基板材料上的不同位置的残余应力。国内外尚未发现这方面相关的报道。另外> 和其他方法如激光干涉法[1]、X射线衍射法相比，压阻传感测量法最适合于实时监测_[2-4]。本研究将研究粘贴在不同位置的芯片表面的残余应力> 并且原位测量热处理过程中的应力变化过程。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !