×

VHDL语言要素

消耗积分:2 | 格式:ppt | 大小:493KB | 2016-10-08

书罢墨尤香

分享资料个

VHDL语言要素，大学EDA课程必备资料,在实际的应用中,VHDL仿真器讲INTEGER类型的数据作为有符号数处理,而综合器将INTEGER作为无符号数处理. VHDL综合器要求利用RANGE子句为所定义的整数限定取值的范围,然后根据所定义的范围决定它是信号还是变量的二进制数的位数,因为VHDL综合器无法综合未限定范围的整数类型的信号或变量.
 
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !