×

基于Verilog语言编写的多功能数字钟的解析

消耗积分:0 | 格式:rar | 大小:0.1 MB | 2017-11-28

分享资料个

　　基于Verilog HDL语言的电路设计、仿真与综合

　（一）顶层模块

　　本程序采用结构化设计方法，将其分为彼此独立又有一定联系的三个模块，如图1所示：
基于Verilog语言编写的多功能数字钟的解析

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !