资料下载
如何通过时钟电路和模拟输入网络来优化高速流水线ADC的性能中文资料
分享资料个
目前，高速流水线模数转换器的性能已经达到了新的高度。精度、采样速度和动态性能也被推到了新的极限。ADC14V155是当前一流性能的转换器之一，与14比特的竞争产品相比可传送多达57%的全功率带宽。其面临的挑战是在数据表中给定的参数下如何能保持静态，尤其是动态的性能。设计师必须非常小心地选择转换器周边器件。本应用注释讨论了如何通过设计正确的时钟电路和良好的模拟输入网络，来优化高速流水线ADC的性能，以及如何将ADC的高速不失真的数据输送到FPGA或ASIC上。
一个应用实例为有14位精度以及高达155MSPS采样速率的ADC14V155。它采用了差分流水线结构，其独特的低抖动采样保持级提供了1.1 GHz的全功率带宽。这种高输入带宽使其成为所有类型的通信接收器的极佳选择，特别是对于欠采样系统。器件可采样高达450 MHz带宽的信号，为系统的规划提供了灵活性，并可从单载波结构移植到单个ADC能数字化数个载波的多载波方案。
这种ADC可应用在其它方面，如快速测量和测试仪器。数据从芯片上的并行LVDS（低压差分信号传输）接口以DDR（双倍数据速率）格式送出，能以纯净的数据传输到现代FPGA或ASIC。为了进一步减少噪声和功耗，器件为输出接口（1.8V）和模拟部分（3.3V）分别提供电源。典型情况下器件功耗小于1W。在输入频率为70 MHz时，器件呈现的信噪比为71.7 dBFS，无杂散动态范围（SFDR）为86.9 dBFS。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
