资料下载
×
Quartus-II使用教程之Quartus Ⅱ的Verilog HDL建模与仿真资料说明
消耗积分:0 |
格式:pdf |
大小:1.69 MB |
2018-12-07
wenkangkang
分享资料个
本文档的主要内容详细介绍的是Quartus-II使用教程之Quartus Ⅱ的Verilog HDL建模与仿真资料说明
Quartus II design 是最高级和复杂的，用于system-on-a-programmable-chip （SOPC）的设计环境。 Quartus II design 提供完善的 timing closure 和 LogicLock™ 基于块的设计流程。Quartus II design是唯一一个包括以timing closure 和 基于块的设计流为基本特征的programmable logic device （PLD）的软件。 Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
