×

高速并行RS编解码器

消耗积分:5 | 格式:rar | 大小:504 | 2010-12-22

分享资料个

采用多路复用流水线的思想，设计基于FPGA仿真测试的RS编解码的改进IBM算法，使用Verilog硬件编程语言实现，进一步提高RS编解码器的运行速度及纠错能力，扩大应用范围。系统设计的时序仿真表明解码器8路复用后的数据率高达116.65 b/s，最大纠错能力为7字节/204字节，达到良好效果。
Abstract:
 In order to raise RS codec running speed and the ability of error correcting,expand its application,an improved IBM algorithm of RS codec based on FPGA emulational test is designed.And it adopts pipeline and multiplexing technology. The timing simulatiom of this design indicates that the processing speed of the impoved decoder can reach 116.65bps with a maximum error correcting ratio of 7/204 bytes when the multiplexing number is 8.
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !