×

基于CPLD的多次重触发存储测试系统设计

消耗积分:5 | 格式:rar | 大小:645 | 2010-12-30

路过秋天

分享资料个

提出一种基于CPLD的多次重触发存储测试系统设计方案，详细介绍系统硬件设计以及CPLD内部控制原理，并对CPLD控制电路仿真。该系统体积小、功耗低，能够实时记录多次重触发信号，每次信号记录均有负延迟，读取出数据时，无需程序调整，即可准确复现记录波形，因此重触发技术在存储测试系统中的应用具有重要意义。
Abstract:
 This paper provides the design of multiple re－trigger memory test system based on CPLD，and introduces the system hardware design and the CPLD control principle.The CPLD control circuit is performed the wave simulation.This system features smaller size and lower power consumption，and it is able to repeatedly measure re－trigger signals in real－time.The record of each signal has a negative delay.Without adjusting procedures，the system design accurately records complex waveform.This design has important significance to the application of re－trigger technology in memory test system.
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !