搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
930
帖子
110258
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
FPGA的Verilog代码编写规范
2023-08-15
2297阅读
设计一个计数器来讲解时序逻辑
2023-08-14
1354阅读
Vitis HLS相关问答详解
2023-08-11
777阅读
Verilog HDL的历史 FPGA硬件描述语言设计流程
2023-08-08
1497阅读
一文详解UVM设计模式
2023-08-06
2051阅读
for循环语句基本用法及示例 介绍几种可综合的for循环语句
2023-08-03
2712阅读
pyverilog脚本的使用
2023-08-02
1038阅读
Verilog Testbench怎么写 Verilog Testbench文件的编写要点
2023-08-01
3978阅读
数字电路设计中的一款强大工具—Verilog编程语言介绍
2023-08-01
4724阅读
spinalhdl转Verilog可读性 SpinalHDL开发流程
2023-07-27
2414阅读
Verilog设计寄存器
原创
2023-07-27
3732阅读
verilog可综合的语法子集
原创
2023-07-23
1536阅读
什么是ASIC设计？使用HDL和SystemC代码生成进行ASIC设计
2023-07-20
1014阅读
分享一些优秀的verilog代码 高质量verilog代码的六要素
2023-07-18
1219阅读
Verilog代码封装后门访问
2023-07-15
910阅读
在FPGA运行3D游戏的效率比在x86硬件高50倍
2023-07-12
841阅读
详解Verilog赋值语句、块语句、条件语句
2023-07-02
7587阅读
ASIC数字设计：前端设计、验证、后端实现
2023-07-02
951阅读
VGA接口原理与Verilog实现编程案例解析
2023-07-01
3562阅读
开源的Bluespec SystemVerilog (BSV)语言表现如何？
2023-06-27
803阅读
上一页
8
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
