×

实现Verilog HDL模块化程序设计的详细资料说明

消耗积分:2 | 格式:pdf | 大小:2.65 MB | 2020-03-24

俸佳伟

分享资料个

  电子技术设计的核心是EDA,目前,EDA技术的设计语言主要有Verilog HDL和VHDL两种,相对来说Verilog HDL语言相对简单,上手快,其语法风格与C语言类似,据统计,Verilog HDL和VHDL的使用比率大概是80%和20%,在中国,大多数电子行业企业都采用Verilog。而模块化的设计让Verilog HDL语言具有思路清晰、逻辑关系明确、可读性强等特点,模块化的设计在 Verilog HDL语法设计中也成为主流。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(1)
发评论
zhengjianping02 2021-06-04
0 回复 举报
感觉非常不错的学习Verilog模块化资料,谢谢楼主。 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !