×

Verilog HDL测试和应用资料详细说明

消耗积分:0 | 格式:rar | 大小:0.06 MB | 2021-01-22

分享资料个

  随着数字系统变得越来越复杂,在系统中实现设计之前验证设计的功能变得越来越重要。硬件描述语言(Hardware Descriptions Languages,HDL)已经变得非常流行,因为工程师可以使用同一种语言来设计和测试CPLD和FPGA。最常见的两种HDL是Verilog和VHDL。本文档主要介绍如何使用veriloghdl测试数字系统,为设计者提供一些可用于大多数数字应用程序的模拟技术。

  本应用说明和包含的Verilog源代码描述了如何将模拟应用于CPLD设计的行为或门级描述。设计者应该能够访问Verilog模拟器并熟悉其基本功能。简而言之,编译了每个模块的Verilog代码并进行了仿真跑开通过对设计进行激励和模拟,设计人员可以确保设计的正确功能得到实现。这个设计使用一个可加载的4位计数器和测试台来说明Verilog模拟的基本元素。该设计在一个试验台上被实例化,对输入施加激励,并对输出进行监控,以获得所需的结果。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !