×

FPGA设计中的时序管理问题

消耗积分:10 | 格式:rar | 大小:224 KB | 2011-01-13

英雄孤寂

分享资料个

一、摘要
从简单SRAM接口到高速同步接口，TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题，尽最大可能在第一时间解决时序问题。在设计过程的早期检测到时序问题，不仅节省时间，而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求。

 


 

 

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !