×

CDCE906倍频性能分析

消耗积分:0 | 格式:pdf | 大小:1.59 MB | 2013-09-25

分享资料个

倍频后的时钟作为采样时钟提供给模数转换器(ADC)，倍频带来的时钟抖动会限制输出信噪比的提高。为了尽可能降低时钟抖动，可以采用专用时钟合成器实现倍频。CDCE906是一款高稳定性的时钟合成芯片，时钟抖动较低。本文提出了CDCE906倍频在某雷达信号处理机中的软硬件实现，并对倍频后时钟进行分析，实验结果证明其性能优于普通FPGA。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !