资料下载
×
基于FPGA的GPS的时钟同步设计论文
消耗积分:3 |
格式:doc |
大小:604KB |
2014-06-05
小杜1
分享资料个
本文在综合分析基于GPS的标准定时系统应具备的主要功能和FPGA特点的基础上，提出了一种基于GPS的标准定时系统设计方案，实现了高精度时间信号和时、分、秒同步脉冲的输出，时间信息的显示等功能。FPGA作为系统核心提高了数据的处理速度和同步精度。
本设计采用FPGA作为GPS同步时钟装置的控制和数据处理核心，取代目前应用较多的以单片机为核心的控制和数据处理单元，在减小系统体积、降低开发和维护成本以及提高系统稳定性的同时，通过对设计的优化，加快了数据的处理速度，提高了同步精度，并实现了秒脉冲在GPS失步时的平滑切换，有着重要的应用价值。同时，基于FPGA的设计也使系统实现了小型化的目标，提高了系统稳定性，并使维护和升级更加方便。
通过时序仿真和分析验证，基于FPGA的设计方案完全能够满足GPS同步时钟对于较高的同步精度的要求。FPGA芯片总的逻辑单元占用情况为系统升级预留了较多的资源。以此设计作为平台，根据不同的应用要求，可以方便地扩展出不同的功能单元，比如网络授时接口、IRIG-B编码输出等更多形式的输出模块。
本设计采用FPGA作为GPS同步时钟装置的控制和数据处理核心，取代目前应用较多的以单片机为核心的控制和数据处理单元，在减小系统体积、降低开发和维护成本以及提高系统稳定性的同时，通过对设计的优化，加快了数据的处理速度，提高了同步精度，并实现了秒脉冲在GPS失步时的平滑切换，有着重要的应用价值。同时，基于FPGA的设计也使系统实现了小型化的目标，提高了系统稳定性，并使维护和升级更加方便。
通过时序仿真和分析验证，基于FPGA的设计方案完全能够满足GPS同步时钟对于较高的同步精度的要求。FPGA芯片总的逻辑单元占用情况为系统升级预留了较多的资源。以此设计作为平台，根据不同的应用要求，可以方便地扩展出不同的功能单元，比如网络授时接口、IRIG-B编码输出等更多形式的输出模块。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(2)
发评论
-
ywt06034
2016-04-21
0 回复 举报多谢，学习一下！ 收起回复
-
a0268891
2014-07-26
0 回复 举报沙发，先来鉴赏一下。 收起回复
- 相关下载
- 相关文章
