×

SoC的PLL设计要求方案

消耗积分:0 | 格式:rar | 大小:0.36 MB | 2017-09-07

分享资料个

　　PLL（锁相环）是SoC（系统单芯片）中常见的模拟电路。几乎所有时钟速率高于30MHz的SoC都会用一只PLL作频率合成。不过，世上并不存在一种“万能”的PLL。各种器件都有其频率、功率、面积、性能和功能范围。

　　下图是电荷泵PLL有对输入信号的低通功能，对相位噪声的高通功能。

SoC的PLL设计要求方案

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !